本书以Xilinx公司的Vivado FPGA设计套件为开发工具，以Verilog硬件描述语言为编程方法，以Xilinx公司的Basys3和Nexys4开发板为实验平台，将数字逻辑电路原理分析与设计方法相结合，从实验环境和设计语言介绍开始，循序渐进地介绍了数字逻辑电路中常用组合逻辑电路和时序逻辑电路设计的基本过程和方法。本书主要内容包括数字逻辑电路实验环境、Verilog HDL基础、门电路、组合逻辑电路、触发器、时序逻辑电路、有限状态机、存储逻辑电路等。书中包含大量的设计实例，内容翔实、系统、全面，可操作性强。
样章试读
目录
- 目录
序
前言
第1章 数字逻辑电路实验环境 1
1.1 电子设计自动化 1
1.1.1 电子设计自动化简介 1
1.1.2 现代数字系统设计方法 5
1.1.3 电子设计自动化软件 9
1.1.4 可编程逻辑器件 11
1.1.5 硬件描述语言 13
1.2 ModelSim 14
1.2.1 ModelSim简介 14
1.2.2 ModelSim安装 15
1.2.3 ModelSim使用 15
1.3 Xilinx FPGA开发板 15
1.3.1 Xilinx Basys 3 FPGA开发板简介 15
1.3.2 Xilinx Basys 3 FPGA开发板硬件电路 17
1.3.3 FPGA调试及配置电路 20
1.3.4 XilinxNexys 4 FPGA开发板 21
1.4 Xilinx Vivado 23
1.4.1 Xilinx软件平台简介 23
1.4.2 Xilinx Vivado安装 25
1.4.3 Xilinx Vivado集成开发环境 25
1.4.4 工程示例 27
1.5 实验 27
1.5.1 ModelSim使用 27
1.5.2 Vivado使用 28
第2章 Verilog HDL基础 31
2.1 Verilog HDL简介 31
2.1.1 Verilog HDL概述 31
2.1.2 Verilog HDL基本语法 35
2.2 Verilog HDL结构化建模与验证 52
2.2.1 设计方法学 53
2.2.2 设计示例：4位脉冲进位计数器 53
2.2.3 模块和端口 54
2.2.4 逻辑仿真的构成 58
2.2.5 结构化建模设计实例 59
2.3 Verilog HDL数据流级建模与验证 61
2.3.1 连续赋值语句 61
2.3.2 运算符 63
2.3.3 数据流级建模设计实例 69
2.4 Verilog HDL行为级建模与验证 71
2.4.1 结构化过程语句 71
2.4.2 过程赋值语句 77
2.4.3 分支语句 81
2.4.4 循环控制语句 85
2.4.5 行为级建模设计实例 87
2.5 实验 88
2.5.1 Verilog HDL结构化建模与验证 88
2.5.2 Verilog HDL数据流级建模与验证 90
2.5.3 Verilog HDL行为级建模与验证 92
第3章 门电路 94
3.1 开关级建模 94
3.1.1 常用开关电路 94
3.1.2 CMOS反相器（非门）98
3.1.3 CMOS或非门 100
3.1.4 CMOS与非门 102
3.1.5 CMOS与或非门 103
3.1.6 CMOS异或门 103
3.1.7 CMOS三态门 104
3.2 门级建模与验证 105
3.2.1 内置基本门级元件 105
3.2.2 多输入门 105
3.2.3 多输出门 109
3.2.4 三态门 110
3.2.5 上拉、下拉电阻 110
3.2.6 门时延 110
3.2.7 实例数组 111
3.3 UDP建模 112
3.3.1 UDP建模语法 112
3.3.2 组合电路UDP 112
3.3.3 时序电路UDP 113
3.4 实验 116
3.4.1 开关级电路建模与验证 116
3.4.2 门级电路建模与验证 116
第4章 组合逻辑电路 118
4.1 数值比较器 118
4.1.11 位数值比较器 118
4.1.24 位数值比较器 120
4.2 加法器 123
4.2.11 位全加器 124
4.2.24 位串行进位加法器建模与仿真 127
4.2.3 超前进位加法器 129
4.2.4 二进制并行加法/减法器 134
4.3 编码器 136
4.3.1 二进制编码器 136
4.3.2 二进制优先编码器 140
4.4 译码器 143
4.4.1 二进制译码器 144
4.4.2 二-十进制译码器 147
4.4.3 显示译码器 150
4.5 数据选择器 154
4.5.1 二路选择器 154
4.5.2 四路选择器 157
4.6 数据分配器 161
4.7 实验 164
4.7.1 数值比较器 164
4.7.2 加法器 165
4.7.3 超前进位加法器 166
4.7.4 多位单级/多级先行进位加法器 174
4.7.5 编码器与译码器 181
4.7.6 数据选择器与分配器 191
第5章 触发器 193
5.1 RS触发器 193
5.1.1 基本RS触发器 193
5.1.2 同步RS触发器 196
5.2 D触发器 200
5.2.1 同步D触发器 200
5.2.2 边沿D触发器 203
5.2.3 带异步置位和异步清零边沿D触发器 206
5.3 JK触发器和T触发器 209
5.3.1 边沿JK触发器 209
5.3.2 带异步置位和异步清零边沿JK触发器 212
5.3.3 T触发器 215
5.4 实验 217
5.4.1 D触发器实验 217
5.4.2 JK触发器实验 217
第6章 时序逻辑电路 219
6.1 寄存器 219
6.1.1 基本寄存器 219
6.1.24 位寄存器 222
6.1.3 N位寄存器 224
6.1.4 单向移位寄存器 225
6.1.5 双向移位寄存器 227
6.1.6 通用移位寄存器 231
6.1.75 个按钮开关抖动的消除 232
6.1.8 时钟脉冲 234
6.2 计数器 236
6.2.1 简单二进制计数器 237
6.2.2 通用二进制计数器 241
6.2.3 N进制计数器 242
6.2.4 时钟分频器 245
6.2.5 脉冲宽度调制 247
6.3 时序逻辑电路综合设计 248
6.3.1 Fibonacci数列计算 249
6.3.2 最大公约数求解 251
6.3.314 位二进制-十进制转换 255
6.4 实验 256
6.4.1 寄存器实验 256
6.4.2 计数器实验 261
第7章 有限状态机 265
7.1 有限状态机简介 265
7.1.1 有限状态机引例 265
7.1.2 有限状态机基本概念 268
7.2 有限状态机的编码 269
7.2.1 顺序编码 269
7.2.2 独热编码 269
7.2.3 格雷编码 270
7.2.4 约翰逊编码 271
7.3 有限状态机设计示例 271
7.3.1 Moore有限状态机 271
7.3.2 Mealy有限状态机 274
7.3.3 自动售货机 277
7.3.4交通信号灯 279
7.4 实验 287
7.4.1 状态机实验 287
第8章 存储逻辑电路 289
8.1 基本寄存器和寄存器堆 289
8.1.1 基本寄存器 289
8.1.2 寄存器堆 299
8.2 随机存储器和只读存储器 308
8.2.1 随机存储器 308
8.2.2 只读存储器 311
8.3 实验 313
8.3.1 寄存器堆建模与验证 313
8.3.2 随机存储器建模与验证 313
8.3.3 只读存储器建模与验证 320
参考文献 326
京公网安备 11010102004214号