• 
  SystemVe...
  ￥50.70元
• 
  ASIC设计与综...
  ￥50.70元
• 
  Verilog数...
  ￥101.12元
• 
  时序收敛的艺术 ...
  ￥53.72元
• 
  先进VLSI技术...
  ￥53.72元
• 
  高级HDL综合和...
  ￥61.62元

本书涵盖与Verilog数字设计相关的基础知识和深入主题，全面介绍现代数字电路的设计和实现方式。
　　本书特别关注如何使用架构和时序图将设计概念转化为物理实现，总结并解决了初学者甚至经验丰富的工程师可能犯的常见错误，详细说明了几种ASIC设计，除了设计原则和技巧之外，还深入探讨了现代设计方法及其实施方式。全书共分10章，内容包括Verilog基础、Verilog高级话题、数的表示、组合逻辑电路、时序逻辑电路、数字系统设计、高级系统设计、I/O接口、逻辑综合等。书中的许多示例及RTL代码可以将初学者轻松带入数字设计领域。

样章试读

• 暂时还没有任何用户评论

总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页

全部咨询(共0条问答)

• 暂时还没有任何用户咨询内容

总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页

用户名：	匿名用户
E-mail：
咨询内容：

• 目录
  第？1？章 导论 1
  1.1 集成电路产业 2
  1.2 数字时代 2
  1.3 布尔代数和逻辑设计 6
  1.4 计算机辅助设计 6
  1.5 ASIC设计流程 8
  1.6 硬件描述语言 11
  1.7 基于寄存器传输级的设计 14
  1.8 功能验证 17
  1.9 逻辑综合 19
  1.10 时序验证 20
  1.11 物理设计 23
  1.12 更多关于设计流程的内容 24
  1.13 练习题 25
  参考文献 26
  第？2？章 Verilog基础 27
  2 .1 Verilog HDL简介 28
  2.2 模块和端口 29
  2.3 Verilog中数字的表示 35
  2.4 数据类型 37
  2.5 连续赋值语句 41
  2.6 过程语句结构 41
  2.7 Verilog原语 48
  2.8 表达式 50
  2.9 仿真环境 60
  2.10 练习题 63
  参考文献 67
  第？3？章 Verilog高级话题 69
  3.1 抽象级别 70
  3.2 if-else语句 70
  3.3 case、casez和casex语句 74
  3.4 for 循环语句 77
  3.5 函数和任务 79
  3.6 参数化设计 82
  3.7 电路中的延迟 83
  3.8 阻塞赋值和非阻塞赋值 94
  3.9 一些有用的系统任务 99
  3.10 高级Verilog仿真 102
  3.11 Verilog高级功能 104
  3.12 练习题 106
  参考文献 115
  第？4？章 数的表示 117
  4.1 数的精度和分辨率 118
  4.2 定点数 119
  4.3 浮点数 133
  4.4 其他二进制数 134
  4.5 练习题 134
  参考文献 136
  第？5？章 组合逻辑电路 137
  5.1 数据流级描述 138
  5.2 行为级描述 140
  5.3 结构级描述 145
  5.4 组合逻辑电路 145
  5.5 组合逻辑电路的基本构件：逻辑单元 147
  5.6 组合电路中的基本模块：算术单元 158
  5.7 练习题 183
  参考文献 187
  第？6？章 时序逻辑电路 189
  6.1 时序逻辑电路简介 190
  6.2 行为级描述 200
  6.3 结构级描述 203
  6.4 常用的时序逻辑电路模块 203
  6.5 练习题 221
  参考文献 228
  第？7？章 数字系统设计 229
  7.1 系统设计：从虚拟到现实 230
  7.2 系统级设计：存储系统 257
  7.3 设计架构和时序图 275
  7.4 霍夫曼编码设计 286
  7.5 练习题 301
  参考文献 322
  第？8？章 高级系统设计 323
  8.1 DRAM 324
  8.2 Flash 325
  8.3 同步器设计 326
  8.4 计算机组成 352
  8.5 组件标签引擎的数字设计 376
  8.6 练习题 389
  参考文献 394
  第？9？章 I/O接口 395
  9.1 I/O控制器 396
  9.2 总线 408
  9.3 串行传输技术 410
  9.4 嵌入式软件I/O接口 414
  9.5 加速器 423
  9.6 练习题 441
  参考文献 442
  第？10？章 使用Design Compiler进行逻辑综合 443
  10.1 可综合设计 444
  10.2 综合流程 446
  10.3 设置设计约束 457
  10.4 设计编译 468
  10.5 自适应阈值引擎 482
  10.6 练习题 485
  参考文献 489
  附录 491
  附录A 基本逻辑门和用户定义的原语 492
  附录B 不可综合结构 501
  附录C 高级线网数据类型 504
  附录D 有符号乘法器 505
  附录E 设计规则和指南 509
  参考文献 521