0去购物车结算
购物车中还没有商品，赶紧选购吧！
当前位置: 图书分类 > 医药卫生 > 临床医学 > 内科学 > 高速串行收发器原理及芯片设计——基于JESD204B标准

相同语种的商品

销售排行榜

浏览历史

高速串行收发器原理及芯片设计——基于JESD204B标准


联系编辑
 
标题：
 
内容：
 
联系方式：
 
  
高速串行收发器原理及芯片设计——基于JESD204B标准
  • 书号：9787030664792
    作者：唐枋,李世平,陈卓
  • 外文书名：
  • 装帧：平装
    开本：16
  • 页数：170
    字数：267000
    语种：zh-Hans
  • 出版社：科学出版社
    出版时间：2022-03-01
  • 所属分类：
  • 定价： ￥89.00元
    售价： ￥71.20元
  • 图书介质:
    纸质书

  • 购买数量： 件  商品库存： 3
  • 商品总价：

相同系列
全选

内容介绍

样章试读

用户评论

全部咨询

最近几年，我国相控阵雷达系统对超高度数据转换器（ADDA）芯片提出了明确的需求，为了支撑星载ADDA与FPGA、DSP等算法处理芯片之间的超高速互联，国内许多研究机构都参与到了具有确定性延迟的SerDes接口芯片研制工作中。首先，本书研究JESD204B协议的基本内容，整理其关键技术，分析204B控制器的确定性延迟机制，探讨收发器PHY的系统结构和重要的参数设置。其次，本书分别针对发送端和接收端，详细分析和描述JESD204B控制器的协议与数字电路设计实现。然后，本书基于55 nm1p7m_RF工艺，采用数模混合设计完成了JESD204B收发器PHY的电路设计实现，重点详述了发送机中的串行化器和终端检测、接收机的自适应连续时间均衡器、离散时间判决反馈均衡器以及解串器设计。最后，本书介绍了基于混合信号的JESD204B收发器的系统仿真方案和关键仿真结果。
样章试读
  • 暂时还没有任何用户评论
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页

全部咨询(共0条问答)

  • 暂时还没有任何用户咨询内容
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页
用户名： 匿名用户
E-mail：
咨询内容：

目录

  • 目录
    第1章 绪论 1
    1.1 JESD204B简介 1
    1.2 设计目标 4
    1.3 本章小结 4
    第2章 JESD204B收发器的功能、架构、端口描述 5
    2.1 JESD204B协议概述 5
    2.1.1 JESD204B收发器的系统架构 5
    2.1.2 JESD204B IP的架构 7
    2.2 JESD204B控制器（数字协议部分） 9
    2.3 异步FIFO 11
    2.4 JESD204B收发器PHY的结构 11
    2.5 JESD204B收发器的重要参数配置 12
    2.6 本章小结 15
    第3章 JESD204B发送端协议分析及设计实现 16
    3.1 JESD204B发送端协议分析 16
    3.1.1 传输层协议分析 16
    3.1.2 加扰协议分析 19
    3.1.3 加扰协议分析 23
    3.1.4 确定性延迟 29
    3.2 JESD204B发送端的数字电路设计 33
    3.2.1 设计指标 33
    3.2.2 整体架构设计 33
    3.2.3 JESD204B发送机传输层设计 34
    3.2.4 JESD204B发送机链路层功能电路设计 38
    3.2.5 JESD204B发送机状态控制器设计 52
    3.2.6 SPI从机设计 57
    3.2.7 时钟数据接口规范 59
    3.3 本章小结 60
    第4章 JESD204B接收端协议分析及设计实现 61
    4.1 JESD204B接收端协议分析 61
    4.1.1 数据链路层 61
    4.1.2 码组同步 61
    4.1.3 对齐字符插入 63
    4.1.4 初始化通道对齐 64
    4.1.5 确定性延迟 66
    4.2 JESD204B接收端关键的数字电路设计 68
    4.2.1 解扰器的设计原理及实现方案 68
    4.2.2 Comma检测器设计原理及实现方案 73
    4.2.3 8B/10B解码器设计原理及实现方案 76
    4.2.4 解帧器的设计原理及实现方案 89
    4.2.5 控制字符检测与替换的设计原理及实现方案 95
    4.2.6 多通道对齐及确定性延迟的设计原理及实现方案 98
    4.2.7 控制器状态机的设计原理及实现方案 102
    4.3 本章小结 109
    第5章 JESD204B高速串行发送机设计 110
    5.1 系统架构 110
    5.2 电路实现 110
    5.3 本章小结 114
    第6章 JESD204B高速串行接收机设计 115
    6.1 系统架构 115
    6.2 自适应CTLE 116
    6.3 采样电路 116
    6.3.1 采样电路结构 116
    6.3.2 偏置电流模块 120
    6.3.3 差模放大 121
    6.4 非线性均衡器DFE 122
    6.5 时钟恢复器 122
    6.5.1 CDR系统简介 122
    6.5.2 CDR具体分析及实现 126
    6.5.3 CDR建模 129
    6.6 本章小结 136
    第7章 系统仿真结果 137
    7.1 控制器仿真结果 137
    7.1.1 扰码有效 137
    7.1.2 SPI读写操作 138
    7.1.3 两条通道发送不同数据 139
    7.1.4 多芯片同步 140
    7.1.5 环路测试 147
    7.1.6 多芯片同步异常测试 148
    7.1.7 正常发送功能 151
    7.1.8 可测试性设计的验证 156
    7.1.9 极限速率的测试 159
    7.2 时钟仿真结果 160
    7.3 接收机仿真结果 162
    7.4 本章小结 168
    第8章 结论 169
帮助中心
公司简介
联系我们
常见问题
新手上路
发票制度
积分说明
购物指南
配送方式
配送时间及费用
配送查询说明
配送范围
快递查询
售后服务
退换货说明
退换货流程
投诉或建议
版权声明
经营资质
营业执照
出版社经营许可证

中国科技出版传媒股份有限公司　版权所有

　

京ICP备14028887号-5　 京ICP证150976号 京公网安备 11010102004214号

北京东黄城根北街16号 邮编：100717 Email:webmaster@mail.sciencep.com