本书系统介绍集成电路设计自动化的理论、算法和软件等关键技术。首先介绍数字集成电路的设计流程、层次化设计方法及设计描述，重点介绍集成电路设计自动化的前端设计和后端设计中的关键技术与方法，包括高层次综合技术、模拟验证和形式验证技术、布图规划与布局技术、总体布线与详细布线技术、时钟综合与时序分析优化方法、供电网络分析和优化技术、3D集成电路自动设计方法，最后介绍集成电路的硬件安全相关问题。同时包含集成电路设计自动化近年来的最新研究成果。
样章试读
目录
- 目录
序
前言
第1章 绪论 1
1.1 集成电路设计自动化方法简介 2
1.1.1 集成电路设计流程 2
1.1.2 层次式设计方法 3
1.1.3 集成电路设计描述 5
1.2 章 节组织结构 6
第2章 高层次综合 8
2.1 概述 9
2.1.1 行为描述的中间表示 9
2.1.2 性能评估模型 10
2.1.3 高层次综合与布图规划结合系统流程 10
2.2 高层次综合中的互连功耗优化 12
2.2.1 互连功耗优化算法的基本流程 12
2.2.2 初始高层次综合 13
2.2.3 结合布图信息的高层次综合 19
2.2.4 行为信息驱动的布图规划 21
2.2.5 实验与分析 22
2.3 高层次综合热优化 24
2.3.1 峰值周期功耗和峰值模块功耗 25
2.3.2 整数线性规划模型的构造及平稳芯片热分布算法 27
2.3.3 实验及分析 32
2.4 专用指令综合 35
2.4.1 问题描述 36
2.4.2 专用指令定制方法 37
2.4.3 专用指令快速定制算法 45
2.4.4 专用指令功能划分算法 50
2.4.5 专用指令定制存储器存取优化实例 55
2.4.6 实验结果及分析 61
2.5 本章小结 62
参考文献 63
第3章 验证 65
3.1 验证方法概述 65
3.1.1 模拟验证过程 66
3.1.2 形式验证过程 69
3.2 模拟验证 71
3.2.1 基于字位混合SAT求解器的RTL随机激励生成方法描述 72
3.2.2 字位混合SAT问题 72
3.2.3 字位混合SAT求解器 74
3.2.4 激励的均匀度评估方法 79
3.2.5 激励的生成方法 82
3.2.6 实验分析 84
3.3 形式验证 86
3.3.1 模型检验中的OBDD 86
3.3.2 VHDL转化为状态机 87
3.3.3 反例生成方法 101
3.4 本章小结 107
参考文献 108
第4章 布图规划与布局 110
4.1 布图规划与布局简介 110
4.1.1 布图规划问题 111
4.1.2 布局问题 119
4.2 时延和可布性驱动的布局 124
4.2.1 基于路径的时延驱动快速布局TimFaSa 124
4.2.2 可布性驱动的布局 131
4.3 时钟性能驱动的布局算法 140
4.3.1 问题的提出和算法动机 140
4.3.2 时钟驱动的布局 141
4.4 功耗驱动的多电压布局算法 150
4.4.1 基于单元的电压岛设计流程 150
4.4.2 基于二划分的标准单元布局方法 152
4.4.3 时延和功耗驱动的初始布局 153
4.4.4 初始电压分配 154
4.4.5 对电压分配和布局结果的迭代改善 155
4.4.6 实验及分析 157
4.5 本章小结 158
参考文献 159
第5章 布线 161
5.1 概述 161
5.1.1 布线问题概述 161
5.1.2 布线方法概述 162
5.2 总体布线 165
5.2.1 总体布线问题的形式化 165
5.2.2 时延驱动的总体布线 166
5.2.3 时延和拥挤度驱动总体布线算法TCG-Router 167
5.3 详细布线 175
5.3.1 详细布线问题的形式化 176
5.3.2 多商品流详细布线算法整体流程 177
5.3.3 基于多商品流理论的详细布线模型 178
5.4 面向可制造性与良品率的布线算法 189
5.4.1 考虑化学机械抛光的布线算法 190
5.4.2 考虑冗余通孔插入的多商品流详细布线算法 196
5.4.3 考虑电迁移问题的布线算法 206
5.5 本章小结 212
参考文献 212
第6章 时钟综合与时序分析优化 214
6.1 概述 214
6.2 基本概念 216
6.2.1 时钟网络设计参数 216
6.2.2 时序分析 217
6.2.3 时延模型 219
6.3 时钟综合 223
6.3.1 时钟规划 224
6.3.2 时钟综合过程 225
6.3.3 时钟优化 229
6.4 时序分析及优化 233
6.4.1 静态时序分析概述 233
6.4.2 静态时序分析方法 235
6.4.3 时序优化目标 238
6.4.4 时序优化方法 241
6.5 本章小结 245
参考文献 246
第7章 片上供电网络仿真及优化 248
7.1 概述 248
7.2 片上供电网络静态分析 252
7.2.1 泊松求解算法 252
7.2.2 代数多重网格算法 257
7.3 片上供电网络瞬态分析 266
7.3.1 瞬态仿真方法描述 267
7.3.2 全参数模型下的瞬态仿真算法 268
7.3.3 实验结果及分析 271
7.4 片上供电网络优化方法 273
7.4.1 基于随机行走放置去耦合电容的供电网络优化算法 274
7.4.2 实验结果及分析 277
7.5 片上供电网络无向量验证方法 278
7.5.1 基于多层次矩阵求逆的无向量验证 279
7.5.2 实验结果及分析 284
7.6 片上供电网络电迁移优化方法 287
7.6.1 电迁移可靠性 288
7.6.2 供电网络局部性原理及电迁移自恢复效应 290
7.6.3 基于瞬态电流和电容模型的优化策略 292
7.6.4 基于瞬态电流模型的电迁移优化算法 296
7.6.5 实验结果及分析 300
7.7 本章小结 302
参考文献 303
第8章 3D集成电路设计方法 306
8.13 D集成电路设计综述 306
8.23 D芯片热分析及优化 308
8.2.1 热分析 308
8.2.23 D芯片热驱动布图规划算法 312
8.2.3 实验分析 316
8.33 D芯片导热TSV分析及优化 316
8.3.1 热通孔模型 317
8.3.2 单元级TSV规划算法 318
8.3.3 模块级TSV规划算法 324
8.3.4 实验及分析 328
8.43 D芯片TSV容错设计 331
8.4.1 问题背景 331
8.4.2 容错TSV数目计算 333
8.4.3 基于整数线性规划的自适应容错结构生成 333
8.4.4 基于启发式方法的自适应容错结构生成方法 336
8.4.5 自适应容错TSV规划流程 338
8.4.6 实验结果和分析 339
8.5 本章小结 344
参考文献 344
第9章 集成电路硬件安全设计与检测方法 347
9.1 硬件安全概述 347
9.1.1 旁路攻击 347
9.1.2 硬件木马 349
9.1.3 电路剽窃 350
9.2 防御旁路攻击的设计方法 351
9.2.1 供电网络对功耗信息泄露的影响 351
9.2.2 考虑供电网络的功耗仿真及防御能力评估平台 353
9.2.3 基于供电网络优化的功耗分析攻击防御算法 354
9.2.4 供电网络对电磁信息泄露的影响 358
9.2.5 考虑供电网络的电磁仿真及防御能力评估平台 360
9.2.6 基于供电网络优化的电磁分析攻击防御算法 360
9.3 硬件木马检测的验证方法 362
9.3.1 断言的自动生成 362
9.3.2 硬件木马的静态和动态分析特征 363
9.3.3 基于粗粒度控制流图的安全断言自动生成 364
9.3.4 基于寄存器传输级不变式的安全断言自动生成 370
9.4 电路伪装技术 374
9.4.1 基于可配置逻辑单元的电路伪装技术 376
9.4.2 电路划分攻击 381
9.4.3 抵抗电路划分攻击 384
9.4.4 基于多路选择器的电路伪装技术 385
9.5 本章小结 388
参考文献 389
第10章 总结与展望 391
10.1 总结 391
10.2 展望 393
彩图
京公网安备 11010102004214号