0去购物车结算
购物车中还没有商品，赶紧选购吧！
当前位置: 图书分类 > 信息技术 > 自动化 > 数字信号处理及VLSI设计

相同语种的商品

销售排行榜

浏览历史

数字信号处理及VLSI设计


联系编辑
 
标题：
 
内容：
 
联系方式：
 
  
数字信号处理及VLSI设计
  • 书号：9787030631411
    作者：王巍,赵汝法,张正平
  • 外文书名：
  • 装帧：平装
    开本：16
  • 页数：154
    字数：224000
    语种：zh-Hans
  • 出版社：科学出版社
    出版时间：2019-11-01
  • 所属分类：
  • 定价： ￥68.00元
    售价： ￥53.72元
  • 图书介质:
    纸质书

  • 购买数量： 件  商品库存： 3
  • 商品总价：

相同系列
全选

内容介绍

样章试读

用户评论

全部咨询

本书介绍有关数字信号处理算法的VLSI硬件架构设计方法，包括傅里叶变换算法、FIR数字滤波器和IIR数字滤波器的算法表示。本书从数字电路系统设计的角度，讨论有关系统设计需要考虑的基本理论及方法，如迭代周期、关键路径、重定时、流水线等。数字信号处理算法在硬件实现时，要充分地利用其运算并发性，采用流水线技术和并行处理技术来提高其运行速度，采用展开或折叠技术来调整芯片的面积，采用低功耗设计技术来有效降低系统的功耗。
样章试读
  • 暂时还没有任何用户评论
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页

全部咨询(共0条问答)

  • 暂时还没有任何用户咨询内容
总计 0 个记录，共 1 页。 第一页 上一页 下一页 最末页
用户名： 匿名用户
E-mail：
咨询内容：

目录

  • 目录
    第1章 数字信号处理的基本内容 1
    1.1 概述 1
    1.2 数字系统的硬件实现 2
    1.3 算法的表示 4
    1.3.1 框图 5
    1.3.2 信号流图 6
    1.3.3 数据流图 8
    1.3.4 依赖图 9
    1.4 典型的DSP算法 10
    1.4.1 卷积 10
    1.4.2 相关 11
    1.4.3 数字滤波器 11
    1.4.4 自适应滤波器 12
    1.5 本章小结 12
    第2章 DSP算法基础 13
    2.1 数字系统 13
    2.1.1 数的表示 13
    2.1.2 有符号数 13
    2.1.3 二进制反码 14
    2.1.4 二进制补码 14
    2.1.5 有符号数字量 15
    2.2 二进制算数运算 15
    2.2.1 二进制加法器 15
    2.2.2 二进制乘法器 18
    2.2.3 二进制除法器 20
    2.2.4 MAC和SOP 26
    2.3 浮点数算法的实现 30
    2.3.1 浮点数乘法 30
    2.3.2 浮点数加法 31
    2.3.3 浮点数除法 32
    2.4 CORDIC算法 32
    2.5 本章小结 34
    第3章 数字滤波器 35
    3.1 FIR滤波器 36
    3.1.1 线性相位FIR滤波器 36
    3.1.2 FIR滤波器的设计 38
    3.1.3 FIR设计中的窗口方法 40
    3.2 IIR滤波器 45
    3.3 IIR滤波器的设计 47
    3.4 有限字长效应 49
    3.5 本章小结 51
    第4章 傅里叶变换算法 52
    4.1 概述 52
    4.2 快速傅里叶变换 52
    4.3 离散傅里叶变换算法 53
    4.3.1 Rader算法 55
    4.3.2 Winograd DFT算法 56
    4.4 快速傅里叶变换算法 57
    4.4.1 Cooley-Tukey FFT算法 58
    4.4.2 Good-Thomas FFT算法 59
    4.4.3 Winograd FFT算法 60
    4.5 DCT变换 64
    4.6 本章小结 66
    第5章 流水线与并行处理 67
    5.1 概述 67
    5.2 迭代边界 67
    5.3 迭代周期算法 69
    5.3.1 最小环均值算法 70
    5.3.2 最长路径矩阵算法 74
    5.4 流水线 76
    5.4.1 数据广播结构 79
    5.4.2 细粒度流水线 80
    5.5 并行处理 80
    5.6 本章小结 84
    第6章 低功耗设计 86
    6.1 概述 86
    6.2 电路功耗来源 87
    6.2.1 静态功耗 87
    6.2.2 动态功耗 89
    6.3 FPGA中的功耗 90
    6.4 低功耗设计 91
    6.5 降低电源电压 92
    6.6 减小开关电容 93
    6.7 减小电路开关频率 95
    6.8 基于流水线的低功耗设计 97
    6.9 基于并行处理的低功耗设计 101
    6.10 本章小结 105
    第7章 重定时 106
    7.1 概述 106
    7.2 重定时的定义与性质 107
    7.2.1 重定时的描述 107
    7.2.2 重定时的性质 109
    7.3 割集定理 110
    7.4 重定时技术 113
    7.4.1 割集重定时和流水线 113
    7.4.2 C倍减速重定时 115
    7.4.3 时钟周期最小化的重定时 118
    7.4.4 寄存器数最小化的重定时 119
    7.5 本章小结 120
    第8章 展开与折叠技术 121
    8.1 概述 121
    8.2 展开 121
    8.2.1 展开算法 123
    8.2.2 展开的属性 125
    8.2.3 展开的应用 127
    8.3 折叠变换 135
    8.4 寄存器数量分析技术 141
    8.4.1 寿命分析 141
    8.4.2 数据分配技术 144
    8.5 寄存器数量最小化技术 147
    8.6 本章小结 151
    参考文献 152
帮助中心
公司简介
联系我们
常见问题
新手上路
发票制度
积分说明
购物指南
配送方式
配送时间及费用
配送查询说明
配送范围
快递查询
售后服务
退换货说明
退换货流程
投诉或建议
版权声明
经营资质
营业执照
出版社经营许可证

中国科技出版传媒股份有限公司　版权所有

　

京ICP备14028887号-5　 京ICP证150976号 京公网安备 11010102004214号

北京东黄城根北街16号 邮编：100717 Email:webmaster@mail.sciencep.com